서브메뉴
검색
고성능 마이크로프로세서 구조 및 설계 방법
고성능 마이크로프로세서 구조 및 설계 방법
Detailed Information
- 자료유형
- 단행본
- ISBN
- 89-7163-143-0
- UDC
- 681.3.02
- DDC
- 004.16 경75ㄱ-23
- 청구기호
- 004.16 경75ㄱ
- 저자명
- 경종민 외
- 서명/저자
- 고성능 마이크로프로세서 구조 및 설계 방법/ 경종민 외공저
- 발행사항
- 서울: : 대영사,, 2000
- 형태사항
- 475p.: : 삽도; ; 25cm
- 총서명
- IDEC 교재개발 시리즈; ; 21
- 내용주기
- 완전내용제1장 서론부분내용1완전내용1.1 성능지표부분내용2완전내용1.2 성능 측정 : 벤치마킹부분내용5완전내용1.3 성능 향상의 방법과 문제점부분내용9완전내용1.4 요약부분내용14완전내용제2장 파이프라인부분내용17완전내용2.1 선형 파이프라인부분내용19완전내용2.2 성능부분내용21완전내용2.3 해저드부분내용23완전내용2.4 비선형 파이프라인부분내용3100완전내용2.5 파형 파이프라인부분내용3511완전내용2.6 비동기식 파이프라인부분내용4022완전내용2.7 마이크로파이프라인부분내용4933완전내용2.8 CASE STUDY부분내용5344완전내용2.9 요약부분내용5755완전내용제3장 비순차 수행 기법부분내용6166완전내용3.1 비순차 수행에서의 데이터 의존성부분내용6277완전내용3.2 비순차 수행의 문제점들부분내용6488완전내용3.3 비순차 수행의 구현 방법들부분내용6599완전내용3.4 요약부분내용7900완전내용제4장 수퍼스칼라 프로세서와 VLIW프로세서부분내용8311완전내용4.1 다중 명령어 이슈 프로세서부분내용8422완전내용4.2 수퍼스칼라 프로세서부분내용9233완전내용4.3 VLIW 프로세서부분내용10544완전내용4.4 요약부분내용12055완전내용제5장 분기 예측 기법부분내용12566완전내용5.1 정적 분기 예측부분내용12977완전내용5.2 동적 분기예측부분내용13388완전내용5.3 요약부분내용15899완전내용제6장 소프트웨어 스케줄링부분내용16300완전내용6.1 기본 블록 스케줄링부분내용16411완전내용6.2 트레이스 스케줄링부분내용16922완전내용6.3 슈퍼 블록 스케줄링부분내용17533완전내용6.4 루프 펼침부분내용17744완전내용6.5 소프트웨어 파이프라이닝부분내용18355완전내용6.6 소프트웨어 파이프라이닝 알고리즘부분내용18766완전내용6.7 요약부분내용19277완전내용제7장 메모리 관리 유닛부분내용19588완전내용7.1 메모리 관리 유닛의 역할부분내용19699완전내용7.2 페이징부분내용20000완전내용7.3 세그먼테이션부분내용20411완전내용7.4 세그먼테이션과 페이징의 결합부분내용20622완전내용7.5 어드레스 변환 참조 버퍼부분내용20833완전내용7.6 역방향 페이지 테이블부분내용21044완전내용7.7 메모리 영역 교체 방식부분내용21155완전내용7.8 메모리 보호부분내용21466완전내용7.9 실제 설계 예부분내용21777완전내용7.10 요약부분내용22588완전내용제8장 개쉬 메모리부분내용22999완전내용8.1 캐쉬의 원리부분내용23000완전내용8.2 캐쉬 시스템의 성능부분내용23211완전내용8.3 캐쉬 구성 방식부분내용23322완전내용8.4 집합 연관성부분내용24333완전내용8.5 라인(블록) 교체방식부분내용25244완전내용8.6 일반적인 캐쉬 구조 및 동작부분내용25555완전내용8.7 캐쉬 미스의 분석부분내용26066완전내용8.8 연관성을 효과적으로 높이기 위한 캐쉬 구조부분내용26377완전내용8.9 캐쉬 구현상의 구조적인 논의점들부분내용27488완전내용8.10 멀티프로세서 지원부분내용28899완전내용8.11 요약부분내용30000완전내용제9장 기능 유닛부분내용30511완전내용9.1 수 체계부분내용30622완전내용9.2 연산 로직 유닛부분내용31433완전내용9.3 덧셈기부분내용31644완전내용9.4 곱셈기부분내용33855완전내용9.5 나눗셈기부분내용36566완전내용9.6 제곱근기부분내용38177완전내용9.7 쉬프터부분내용38388완전내용*.8 메모리부분내용39099완전내용9.9 데이터베패스부분내용39500완전내용9.10 요약부분내용39911완전내용제10장 제어 유닛부분내용40322완전내용10.1 프로세서의 동작부분내용40533완전내용10.2 데이터 패스와 제어 유닛의 타이밍부분내용40944완전내용10.3 고정배선 방식의 제어 유닛 설계부분내용41355완전내용10.4 마이크로 프로그래밍 방식부분내용41966완전내용10.5 파이프라인이 있는 제어 뉴잇 설계부분내용42777완전내용10.6 요약부분내용43188완전내용제11장 설계 및 검증부분내용43399완전내용11.1 아키텍춰 결정부분내용43500완전내용11.2 블록별 사양 작성부분내용44111완전내용11.3 배치계획 및 회로 설계부분내용44222완전내용11.4 블록별 HDL 기술부분내용44333완전내용11.5 합성 작업부분내용44344완전내용11.6 기능검증부분내용44555완전내용11.7 테스트 백터부분내용44766완전내용11.8 시뮬레이션부분내용45177완전내용11.9 형식검증부분내용45688완전내용11.10 에뮬레이션부분내용45799완전내용11.1 행위단계 에뮬레이션부분내용45900완전내용11.12 요약11
- 가격
- ￦25000
- Control Number
- gtec:7289
MARC
008020225s2000 ulka 000a kor■020 ▼a89-7163-143-0
■0801 ▼a681.3.02
■082 ▼a004.16▼b경75ㄱ▼223
■090 ▼a004.16▼b경75ㄱ
■1000 ▼a경종민 외
■24510▼a고성능 마이크로프로세서 구조 및 설계 방법/▼d경종민 외공저
■260 ▼a서울:▼b대영사,▼c2000
■300 ▼a475p.:▼b삽도;▼c25cm
■44000▼aIDEC 교재개발 시리즈;▼v21
■505 ▼a제1장 서론▼c1▼a1.1 성능지표▼c2▼a1.2 성능 측정 : 벤치마킹▼c5▼a1.3 성능 향상의 방법과 문제점▼c9▼a1.4 요약▼c14▼a제2장 파이프라인▼c17▼a2.1 선형 파이프라인▼c19▼a2.2 성능▼c21▼a2.3 해저드▼c23▼a2.4 비선형 파이프라인▼c3100▼a2.5 파형 파이프라인▼c3511▼a2.6 비동기식 파이프라인▼c4022▼a2.7 마이크로파이프라인▼c4933▼a2.8 CASE STUDY▼c5344▼a2.9 요약▼c5755▼a제3장 비순차 수행 기법▼c6166▼a3.1 비순차 수행에서의 데이터 의존성▼c6277▼a3.2 비순차 수행의 문제점들▼c6488▼a3.3 비순차 수행의 구현 방법들▼c6599▼a3.4 요약▼c7900▼a제4장 수퍼스칼라 프로세서와 VLIW프로세서▼c8311▼a4.1 다중 명령어 이슈 프로세서▼c8422▼a4.2 수퍼스칼라 프로세서▼c9233▼a4.3 VLIW 프로세서▼c10544▼a4.4 요약▼c12055▼a제5장 분기 예측 기법▼c12566▼a5.1 정적 분기 예측▼c12977▼a5.2 동적 분기예측▼c13388▼a5.3 요약▼c15899▼a제6장 소프트웨어 스케줄링▼c16300▼a6.1 기본 블록 스케줄링▼c16411▼a6.2 트레이스 스케줄링▼c16922▼a6.3 슈퍼 블록 스케줄링▼c17533▼a6.4 루프 펼침▼c17744▼a6.5 소프트웨어 파이프라이닝▼c18355▼a6.6 소프트웨어 파이프라이닝 알고리즘▼c18766▼a6.7 요약▼c19277▼a제7장 메모리 관리 유닛▼c19588▼a7.1 메모리 관리 유닛의 역할▼c19699▼a7.2 페이징▼c20000▼a7.3 세그먼테이션▼c20411▼a7.4 세그먼테이션과 페이징의 결합▼c20622▼a7.5 어드레스 변환 참조 버퍼▼c20833▼a7.6 역방향 페이지 테이블▼c21044▼a7.7 메모리 영역 교체 방식▼c21155▼a7.8 메모리 보호▼c21466▼a7.9 실제 설계 예▼c21777▼a7.10 요약▼c22588▼a제8장 개쉬 메모리▼c22999▼a8.1 캐쉬의 원리▼c23000▼a8.2 캐쉬 시스템의 성능▼c23211▼a8.3 캐쉬 구성 방식▼c23322▼a8.4 집합 연관성▼c24333▼a8.5 라인(블록) 교체방식▼c25244▼a8.6 일반적인 캐쉬 구조 및 동작▼c25555▼a8.7 캐쉬 미스의 분석▼c26066▼a8.8 연관성을 효과적으로 높이기 위한 캐쉬 구조▼c26377▼a8.9 캐쉬 구현상의 구조적인 논의점들▼c27488▼a8.10 멀티프로세서 지원▼c28899▼a8.11 요약▼c30000▼a제9장 기능 유닛▼c30511▼a9.1 수 체계▼c30622▼a9.2 연산 로직 유닛▼c31433▼a9.3 덧셈기▼c31644▼a9.4 곱셈기▼c33855▼a9.5 나눗셈기▼c36566▼a9.6 제곱근기▼c38177▼a9.7 쉬프터▼c38388▼a*.8 메모리▼c39099▼a9.9 데이터베패스▼c39500▼a9.10 요약▼c39911▼a제10장 제어 유닛▼c40322▼a10.1 프로세서의 동작▼c40533▼a10.2 데이터 패스와 제어 유닛의 타이밍▼c40944▼a10.3 고정배선 방식의 제어 유닛 설계▼c41355▼a10.4 마이크로 프로그래밍 방식▼c41966▼a10.5 파이프라인이 있는 제어 뉴잇 설계▼c42777▼a10.6 요약▼c43188▼a제11장 설계 및 검증▼c43399▼a11.1 아키텍춰 결정▼c43500▼a11.2 블록별 사양 작성▼c44111▼a11.3 배치계획 및 회로 설계▼c44222▼a11.4 블록별 HDL 기술▼c44333▼a11.5 합성 작업▼c44344▼a11.6 기능검증▼c44555▼a11.7 테스트 백터▼c44766▼a11.8 시뮬레이션▼c45177▼a11.9 형식검증▼c45688▼a11.10 에뮬레이션▼c45799▼a11.1 행위단계 에뮬레이션▼c45900▼a11.12 요약11
■9500 ▼b￦25000
Preview
Export
ChatGPT Discussion
AI Recommended Related Books
ค้นหาข้อมูลรายละเอียด
- จองห้องพัก
- Book Loan Request Service
- โฟลเดอร์ของฉัน
Books borrowed together with this book
Related books
Related Popular Books
도서위치
* 자료 이용 안내 *
'서고'에 소장중인 자료의 열람(또는 대출)을 희망할 경우, 종합자료실 데스크로 문의바랍니다.
'서고'에 소장중인 자료의 열람(또는 대출)을 희망할 경우, 종합자료실 데스크로 문의바랍니다.