서브메뉴
검색
집적회로 설계를 위한 반도체 소자및 공정
집적회로 설계를 위한 반도체 소자및 공정
상세정보
- 자료유형
- 단행본
- UDC
- 621.382
- DDC
- 621.38152 정92ㅈ-23
- 청구기호
- 621.38152 정92ㅈ
- 서명/저자
- 집적회로 설계를 위한 반도체 소자및 공정 / 정항근, 최진영, 한철희 공저.
- 발행사항
- 서울 : 홍릉과학출판사, 1999
- 형태사항
- 341p. ; 26cm.
- 총서명
- IDEC 교재개발 시리즈 ; 4
- 내용주기
- 완전내용제1장 반도체의 기본적 성질부분내용1완전내용제2장 pn 접합 및 바이폴라 트랜지스터부분내용55완전내용제3장 MOS 전계 효과 트랜지스터부분내용113완전내용제4장 공정 기술부분내용187완전내용제5장 MOSFET 모델부분내용239완전내용제6장 기생 소자부분내용287완전내용제7장 정전기 방전부분내용311
- 가격
- 14,000
- Control Number
- gtec:6253
MARC
008010306s1999 ulk 0a kor■0801 ▼a621.382
■082 ▼a621.38152▼b정92ㅈ▼223
■090 ▼a621.38152▼b정92ㅈ
■1000 ▼a정항근, 최진영, 한철희 공저.
■24510▼a집적회로 설계를 위한 반도체 소자및 공정▼d정항근, 최진영, 한철희 공저.
■260 ▼a서울▼b홍릉과학출판사▼c1999
■300 ▼a341p.▼c26cm.
■44000▼aIDEC 교재개발 시리즈▼v4
■505 ▼a제1장 반도체의 기본적 성질▼c1▼a제2장 pn 접합 및 바이폴라 트랜지스터▼c55▼a제3장 MOS 전계 효과 트랜지스터▼c113▼a제4장 공정 기술▼c187▼a제5장 MOSFET 모델▼c239▼a제6장 기생 소자▼c287▼a제7장 정전기 방전▼c311
■950 ▼b14,000
