서브메뉴
검색
(Verilog-HDL과 Xilinx Vivado(18.1) 및 FSKⅢ를 활용한)FPGA 설계기초
(Verilog-HDL과 Xilinx Vivado(18.1) 및 FSKⅢ를 활용한)FPGA 설계기초
Detailed Information
MARC
008190707s2019 ulka 000a kor■020 ▼a9791159065408
■08201▼a621.395▼223
■090 ▼a621.395▼b이74ㅇ
■1001 ▼a이제현
■24520▼a(Verilog-HDL과 Xilinx Vivado(18.1) 및 FSKⅢ를 활용한)FPGA 설계기초▼d이제현 지음
■250 ▼a제2판
■260 ▼a서울▼b복두출판사▼c2019
■300 ▼a178 p.▼b삽화▼c26 cm.
■9500 ▼b\12000
Preview
Export
ChatGPT Discussion
AI Recommended Related Books
detalle info
- Reserva
- Book Loan Request Service
- Mi carpeta

