서브메뉴
검색
(Verilog HDL로 설계하고 xilinx vivado tool로 구현하는) Digital 회로설계실무
(Verilog HDL로 설계하고 xilinx vivado tool로 구현하는) Digital 회로설계실무
상세정보
MARC
008180918s2018 ulka 001a kor■020 ▼a9791159064241
■082 ▼a621.395▼223
■090 ▼a621.395▼b변94ㄷ
■1001 ▼a변형구
■24520▼a(Verilog HDL로 설계하고 xilinx vivado tool로 구현하는) Digital 회로설계실무▼d변형구▼e안규철▼e구인모 공저
■250 ▼a제2판
■260 ▼a서울▼b복두출판사▼c2018
■300 ▼a348 p▼b삽화▼c26 cm
■7001 ▼a안규철
■7001 ▼a구인모
■9500 ▼b\20000
