본문

서브메뉴

검색

  1. Home
Altera의 FPGA 부동소수점 DSP 설계 플로우(1)
Altera의 FPGA 부동소수점 DSP 설계 플로우(1)
Altera의 FPGA 부동소수점 DSP 설계 플로우(1)

상세정보

자료유형  
 기사
서명/저자  
Altera의 FPGA 부동소수점 DSP 설계 플로우(1)
형태사항  
pp. 77
기본자료저록  
반도체네트워크 : SEMICONDUCTOR NETWORK : 통권200 2011, 12
모체레코드  
모체정보확인
Control Number  
gtec:339557

MARC

 008170926s2011              a    a                          kor
■245    ▼aAltera의  FPGA  부동소수점  DSP  설계  플로우(1)
■300    ▼app.  77
■773    ▼t반도체네트워크  :  SEMICONDUCTOR  NETWORK▼g통권200▼d2011,  12
■SIS    ▼aKS025082▼b63206▼h2▼sG

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서


    신착도서 더보기
    관련도서 더보기
    최근 3년간 통계입니다.
    추천하기

    소장정보

    • 예약
    • 도서대출 신청서비스
    • 나의폴더
    소장자료
    등록번호 청구기호 소장처 대출가능여부 대출정보
    AR22241 서고(데스크 문의) 대출가능 대출가능
    대출신청 마이폴더

    * 대출중인 자료에 한하여 예약이 가능합니다. 예약을 원하시면 예약버튼을 클릭하십시오.

    해당 도서를 다른 이용자가 함께 대출한 도서

    관련도서

    관련 인기도서

    도서위치

    * 자료 이용 안내 *
    '서고'에 소장중인 자료의 열람(또는 대출)을 희망할 경우, 종합자료실 데스크로 문의바랍니다.