서브메뉴
검색
SoC를 위한 아날로그／혼성모드 IP 설계
SoC를 위한 아날로그／혼성모드 IP 설계
상세정보
- 자료유형
- 기사
- 서명/저자
- SoC를 위한 아날로그／혼성모드 IP 설계 / Top-Down Design
- 형태사항
- pp. 94
- 기타저자
- Top-Down Design
- 모체레코드
- 모체정보확인
- Control Number
- gtec:329646
MARC
008170918s2003 a a kor■245 ▼aSoC를 위한 아날로그／혼성모드 IP 설계▼dTop-Down Design
■300 ▼app. 94
■7001 ▼aTop-Down Design
■773 ▼t반도체네트워크 : SEMICONDUCTOR NETWORK▼g통권93▼d2003, 01
■SIS ▼aKS009726▼b63206▼h3▼sG
